|
| Brand Name: | Original |
| Model Number: | XC2S50E-6TQ144C |
| MOQ: | 1 |
| Preis: | negotiable |
| Delivery Time: | 3-4 Tage |
| Payment Terms: | TT |
XC2S50E-6TQ144C Feldprogrammierbares Gate Array (FPGA) IC 102 32768 1728 144-LQFP
XC2S50E-6TQ144C sind ausFabrikinventar, bitte überprüfen Sie Ihre Anforderungen und kontaktieren Sie uns mit Zielpreis.
Spezifikationen Die Ausrüstung ist mit einer Breite von mehr als 20 mm verknüpft.
| Typ | Beschreibung |
| Kategorie | Integrierte Schaltungen (IC) |
| Eingebettet | |
| FPGAs (Feld Programmierbares Tor Array) | |
| Mfr | AMD |
| Reihe | Spartan®-IIE |
| Paket | Tray |
| Anzahl der LAB/CLB | 384 |
| Anzahl der Logik-Elemente/Zellen | 1728 |
| Gesamt RAM-Bits | 32768 |
| Anzahl der E/Ausgänge | 102 |
| Anzahl der Tore | 50000 |
| Spannung - Versorgung | 1.71V ~ 1.89V |
| Typ der Montage | Oberflächenbefestigung |
| Betriebstemperatur | 0°C bis 85°C (TJ) |
| Packung / Gehäuse | 144-LQFP |
| Lieferanten-Gerätepaket | Die Kommission wird die Kommission auffordern, die erforderlichen Maßnahmen zu treffen. |
| Basisproduktnummer | XC2S50E |
Merkmale derDie Ausrüstung ist mit einer Breite von mehr als 20 mm verknüpft.
•ASIC-Ersatztechnologie der zweiten Generation
-Dichte von bis zu 15 552 Logikzellen mit bis zu600,000 Systemporte
-Vereinfachte Funktionen auf Basis von Virtex®
- E FPGAArchitektur-Unbegrenzt im SystemUmprogrammierbarkeit
-Sehr niedrige Kosten-Kostenwirksame 0,15-Mikron-Technologie
•Merkmale auf Systemebene
-SelectRAMTM hierarchischer Speicher:
·16 Bit/LUT verteilte RAM
·Konfigurierbares 4K-Bit-RAM mit echtem Dual-Port-Block
·Schnelle Schnittstellen zum externen RAM
-vollständig 3,3-Volt PCI-konform auf 64 Bits bei 66 MHz undCardBus-konform
-Segmentierte Routing-Architektur mit geringer Leistung
-Dedicated-Carry-Logik für die Hochgeschwindigkeitsrechnung
-Effiziente Multiplikatorunterstützung
-Kaskadenkette für breite
- Eingabefunktionen
-Zahlreiche Register/Schlösser mit aktivieren, setzen, zurücksetzen
-Vier spezielle DLLs für die erweiterte Uhrsteuerung
·Verzögerung der Uhrverteilung beseitigen
·Multiplikation, Division oder Phasenwechsel-Vier Primäreniedrig
- SchiefweltweitUhrVerteilungNetze
-IEEE 1149.1-kompatible Grenzscanlogik
•Vielseitiges E/A und Verpackung
-Pb-freie Paketoptionen
-Niedrig
- Kostenpakete in allen Dichten
-Familienabdruckility in gemeinsamen Verpackungen
-19 Hochleistungs-Schnittstellenstandards·Die Kommission wird die Kommission auffordern, die von ihr vorgelegten Informationen zu übermitteln und zu prüfen.·LVDS- und LVPECL-Differential E/A
-bis zu 205 differenzielle E/A-Paare, die eingegeben werden können,Ausgang oder bidirektionale
-Hot-Swap-E/Ausgabe (compactPCI-freundlich)
•mit einer Leistung von 1,8 V und 1,5 V,2.5V oder 3.3V
•Vollständig unterstützt durch leistungsfähige Xilinx®ISE®EntwicklungSystem
-Vollautomatische Kartierung, Platzierung und Routing
-Integriert mit den Werkzeugen für die Eingabe und Verifizierung von Entwürfen
-Umfangreiche IP-Bibliothek einschließlich DSP-Funktionen undWeichverarbeitungsmaschinen
Spartan-IIE Familie im Vergleich zu Spartan-IIFamilie
•Höhere Dichte und mehr I/O
•Höhere Leistung
•Einzigartige Pinouts in kostengünstigen Verpackungen
•Differentialsignalisierung-LVDS, Bus LVDS, LVPECL
• VCCINT= 1,8 V- Niedrigere Leistung.-5 V Toleranz mit externem Widerstand-3V-Toleranz direkt
•PCI, LVTTL und LVCMOS2-Eingangspuffer mitVCCOstatt VCCINT
•Einzigartiger größerer Bitstream
Umwelt- und Exportklassifizierungen vonDie Ausrüstung ist mit einer Breite von mehr als 20 mm verknüpft.
| Eigenschaft | Beschreibung |
| RoHS-Status | Nicht RoHS-konform |
| Feuchtigkeitsempfindlichkeit (MSL) | 3 (168 Stunden) |
| REACH-Status | REACH unberührt |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
|
|
| Brand Name: | Original |
| Model Number: | XC2S50E-6TQ144C |
| MOQ: | 1 |
| Preis: | negotiable |
| Packaging Details: | Karton |
| Payment Terms: | TT |
XC2S50E-6TQ144C Feldprogrammierbares Gate Array (FPGA) IC 102 32768 1728 144-LQFP
XC2S50E-6TQ144C sind ausFabrikinventar, bitte überprüfen Sie Ihre Anforderungen und kontaktieren Sie uns mit Zielpreis.
Spezifikationen Die Ausrüstung ist mit einer Breite von mehr als 20 mm verknüpft.
| Typ | Beschreibung |
| Kategorie | Integrierte Schaltungen (IC) |
| Eingebettet | |
| FPGAs (Feld Programmierbares Tor Array) | |
| Mfr | AMD |
| Reihe | Spartan®-IIE |
| Paket | Tray |
| Anzahl der LAB/CLB | 384 |
| Anzahl der Logik-Elemente/Zellen | 1728 |
| Gesamt RAM-Bits | 32768 |
| Anzahl der E/Ausgänge | 102 |
| Anzahl der Tore | 50000 |
| Spannung - Versorgung | 1.71V ~ 1.89V |
| Typ der Montage | Oberflächenbefestigung |
| Betriebstemperatur | 0°C bis 85°C (TJ) |
| Packung / Gehäuse | 144-LQFP |
| Lieferanten-Gerätepaket | Die Kommission wird die Kommission auffordern, die erforderlichen Maßnahmen zu treffen. |
| Basisproduktnummer | XC2S50E |
Merkmale derDie Ausrüstung ist mit einer Breite von mehr als 20 mm verknüpft.
•ASIC-Ersatztechnologie der zweiten Generation
-Dichte von bis zu 15 552 Logikzellen mit bis zu600,000 Systemporte
-Vereinfachte Funktionen auf Basis von Virtex®
- E FPGAArchitektur-Unbegrenzt im SystemUmprogrammierbarkeit
-Sehr niedrige Kosten-Kostenwirksame 0,15-Mikron-Technologie
•Merkmale auf Systemebene
-SelectRAMTM hierarchischer Speicher:
·16 Bit/LUT verteilte RAM
·Konfigurierbares 4K-Bit-RAM mit echtem Dual-Port-Block
·Schnelle Schnittstellen zum externen RAM
-vollständig 3,3-Volt PCI-konform auf 64 Bits bei 66 MHz undCardBus-konform
-Segmentierte Routing-Architektur mit geringer Leistung
-Dedicated-Carry-Logik für die Hochgeschwindigkeitsrechnung
-Effiziente Multiplikatorunterstützung
-Kaskadenkette für breite
- Eingabefunktionen
-Zahlreiche Register/Schlösser mit aktivieren, setzen, zurücksetzen
-Vier spezielle DLLs für die erweiterte Uhrsteuerung
·Verzögerung der Uhrverteilung beseitigen
·Multiplikation, Division oder Phasenwechsel-Vier Primäreniedrig
- SchiefweltweitUhrVerteilungNetze
-IEEE 1149.1-kompatible Grenzscanlogik
•Vielseitiges E/A und Verpackung
-Pb-freie Paketoptionen
-Niedrig
- Kostenpakete in allen Dichten
-Familienabdruckility in gemeinsamen Verpackungen
-19 Hochleistungs-Schnittstellenstandards·Die Kommission wird die Kommission auffordern, die von ihr vorgelegten Informationen zu übermitteln und zu prüfen.·LVDS- und LVPECL-Differential E/A
-bis zu 205 differenzielle E/A-Paare, die eingegeben werden können,Ausgang oder bidirektionale
-Hot-Swap-E/Ausgabe (compactPCI-freundlich)
•mit einer Leistung von 1,8 V und 1,5 V,2.5V oder 3.3V
•Vollständig unterstützt durch leistungsfähige Xilinx®ISE®EntwicklungSystem
-Vollautomatische Kartierung, Platzierung und Routing
-Integriert mit den Werkzeugen für die Eingabe und Verifizierung von Entwürfen
-Umfangreiche IP-Bibliothek einschließlich DSP-Funktionen undWeichverarbeitungsmaschinen
Spartan-IIE Familie im Vergleich zu Spartan-IIFamilie
•Höhere Dichte und mehr I/O
•Höhere Leistung
•Einzigartige Pinouts in kostengünstigen Verpackungen
•Differentialsignalisierung-LVDS, Bus LVDS, LVPECL
• VCCINT= 1,8 V- Niedrigere Leistung.-5 V Toleranz mit externem Widerstand-3V-Toleranz direkt
•PCI, LVTTL und LVCMOS2-Eingangspuffer mitVCCOstatt VCCINT
•Einzigartiger größerer Bitstream
Umwelt- und Exportklassifizierungen vonDie Ausrüstung ist mit einer Breite von mehr als 20 mm verknüpft.
| Eigenschaft | Beschreibung |
| RoHS-Status | Nicht RoHS-konform |
| Feuchtigkeitsempfindlichkeit (MSL) | 3 (168 Stunden) |
| REACH-Status | REACH unberührt |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
